超过10Gbps的SerDes对参考时钟的要求异常苛刻，要求参考时钟的抖动低于100fs，甚至达到50fs的数量级。传统使用示波器的测试方法已经不能满足要求，因为示波器自身的抖动测量本底已经超过100fs数量级。所以测量低于100fs抖动需要采用更高精度的仪器，信号源分析仪或相噪分析仪是一个非常好的选择。
E5052B信号源分析仪是测量晶振、PLL、时钟电路、相位噪声的常用仪器，内部采用独特的设计方法使得测量精度达到50fs数量级，原理框图如图1-11所示。信号源分析仪采用相参接收机的方法降低仪器的本底噪声。信号进入仪器内部后分为两路，每路先用超低相噪本振进行混频，然后通过低通滤波器和放大器 ...... （共589字） [阅读本文]>>
信号完整性测量云计算等高速数字系统是后IT时代的推动力量之一。云计算和其他高速数字系统对数据带宽要求非常巨大，使得整个系统的单根信号速率突破10Gbps，20Gbps甚至达到28Gbps的超高数量级。超过10GHz的
信号完整性测量对于电信设备、数据通信设备、服务器矩阵等高速数字系统，高速背板是关键的互联部件。高速背板里面需要走几十对到几千对高速差分线，现在典型的信号速率是6．25Gbps，10．3125Gbps，随着系统数据带宽
信号完整性测量对于云计算和其他高速数字电路和系统，信号完整性仿真、设计和测试是关键点之一;电源完整性仿真、设计和测试是另一个关键点，而且相比信号完整性来说，更复杂，难度更大。快速而准确的仿真电源完整性至今仍然是一个待
信号完整性测量SerDes(串并转换器)是20GHz以上数字系统中的关键器件，一般被集成在FPGA(可编程逻辑陈列)或其他芯片内部。它的输出信号的信号品质关系到信号传输的距离、互联系统可靠性等多个方面。虽然现在芯片内
信号完整性测量云计算设备使用了各种工业标准总线，对这些工业标准总线进行规范一致性测量是确保系统工作稳定和可靠的关键点之一。表1-6列举了几类工业标准总线，及其规范要求的测试参数。表1-6各类工业标准总线及其规范要求的
上一篇